하이닉스반도체는 세계 최초로 관통 전극(TSV, Through Silicon Via) 기술을 활용해 웨이퍼 레벨 패키지(WLP, Wafer Level Package)를 2단으로 적층하는 기술을 개발했다.

패키지 개발 그룹장 변광유 상무는 “이번 개발은 웨이퍼 레벨 패키지와 관통전극 기술의 장점만을 취한 패키지 형태”라면서, “향후 4단, 8단 이상의 적층까지 개발할 것”이라고 7일 밝혔다.

▲ 관통전극 기술을 적용한 웨이퍼레벨 2단 적층 패키지 엑스레이(X-Ray) 사진. TSV 전극(11시에서 5시 방향으로 길게 있는 띠 모양) 및 기판과의 연결을 위한 볼(검정색 원)이 좌우에 달려 있다.

▲ TSV 전극을 확대한 모습으로 2개의 칩을 상하로 연결하고 있다. <사진제공=하이닉스반도체>

웨이퍼 레벨 패키지 기술이란 웨이퍼 가공 후 하나씩 칩을 잘라내 패키징하던 기존 방식과 달리, 웨이퍼 상태에서 한번에 패키지 공정 및 테스트를 진행한 후 칩을 절단하여 간단히 완제품을 만들어 내는 기술이다.

이 방식은 패키지 비용이 절감되는 장점이 있지만, 회로가 있는 칩의 윗부분이 뒤집혀 모듈 기판과 맞닿게 되면서 칩을 적층하지 못하는 구조적 단점이 있다.

관통전극 기술이란 웨이퍼에 직접 구멍을 뚫어 전극을 형성하는 기술로, 두 개의 칩을 수직으로 관통하는 전극을 형성해 상하에 있는 칩간의 전기적 신호를 전달하는 방법이다.

기존 와이어본딩(Wire bonding) 방식에 비해 고성능 및 소형화에 장점이 있으나 원가가 높아지는 단점이 있다.

이번에 개발된 기술은 웨이퍼 레벨 패키지에 관통전극 기술을 적용해 칩을 2단으로 적층한 것이다.

관통전극 기술을 사용해 데이터 전송 경로가 짧아지고, 웨이퍼 레벨 패키지를 적용해 더 많은 정보입출구(I/O)를 만들 수 있어 고성능 패키지 구현이 가능하게 됐다.

또한, 패키지 크기와 두께를 줄였으며 비용이 낮아져 제조원가도 절감될 전망이다.
 
하이닉스는 2008년 세계 최초로 ‘웨이퍼 레벨 패키지’를 적용한 초소형 서버용 모듈 개발에 이어, 이번 적층 기술 개발로 웨이퍼 레벨 패키지 및 TSV 등 차세대 고성능 패키지 시장을 선도한다는 계획이다.