한국과학기술원(KAIST)와 삼성전자가 시스템반도체 칩 제작능력 향상을 위해 손을 잡았다. 

KAIST는 오늘 오후 삼성전자와 130nm(나노미터) 크기의 첨단 복합고전압소자(BCDMOS) 칩 공정 지원을 위한 협약을 체결할 예정이라고 23일 밝혔다.

BCDMOS 공정은 아날로그 회로와 로직 회로, 고전압 소자가 하나의 칩에서 구현되는 기술로, 고전압과 고속 동작이 필요한 전력 관리에 필수적이다.

이번 협약은 기존 협력을 더욱 확대하기 위한 것으로, 올해 하반기부터 KAIST에 130nm 8인치 공정을 도입할 예정이다.

이는 국내 반도체 전공 석·박사 과정 인재에게 더욱 다양한 칩 제작 기회를 제공한다는 목표다.

한국과학기술원(KAIST) [KAIST 제공]

한편 KAIST는 지난 2021년부터 삼성전자와 협력해 28nm 칩 제작 기회를 학생들에게 제공해 온 바 있다.

특히 지난해에는 28nm 완전 공핍형 실리콘 온 인슐레이터(FD-SOI) 공정도 추가로 지원했으며, 올해는 해당 공정으로 총 30개 대학에서 800여명의 학생이 칩 제작 기회를 얻었다.

향후 추가될 130nm BCDMOS 공정에는 올해 하반기 20개 팀부터 연간 약 40개 팀이 제작에 참여할 예정이다.

KAIST 박인철 반도체설계교육센터 소장은 “이번 칩 공정 도입은 이론으로 설계한 도면을 실제 기판에 구현해 설계에 정확성을 검증하는 과정”이라고 말했다.

또 “기존에는 고가의 공정을 도입하기 어려웠으나, 이번 지원으로 해당 분야의 연구 성과가 크게 향상될 것”이라는 포부를 밝혔다.